在传统的信号链设计中，我们常常面临一个两难的选择：对于低频信号，我们倾向于选择线性度和分辨率极高的Σ-Δ架构ADC，但必须接受其较大的延迟；而对于交流信号采集，低功耗、低延迟的SAR型ADC则是，却又不得不在精度上做出妥协。有没有一种ADC能够突破传统架构的局限，兼具Σ-Δ的高精度与SAR的低延迟优势？ADI新推出的AD4630-24和AD4030-24，正是为应对这一挑战而生。
　　AD4630-24/AD4632-24均为双通道、同步采样、Easy Drive?、2 MSPS或500 kSPS逐次逼近寄存器(SAR)型模数转换器(ADC)。AD4630-24/AD4632-24具有±0.9 ppm的保证INL和24位无失码，在?40°C至+125°C时可实现出色的精度。
　　低漂移、内部精密基准电压源缓冲器简化了与其他系统电路的基准电压共用。使用5V基准电压源时，AD4630-24/AD4632-24提供106 dB的典型动态范围。低噪底支持需要较小增益和较低功耗的信号链。具有可编程抽取率的模块平均滤波器可将动态范围提高至高达153 dB。宽差分输入和共模范围使输入可以在未饱和的情况下使用整个基准电压(±VREF)范围，从而简化信号调理要求和系统校准。轻松驱动模拟输入具有改善的建立特性，可提供广泛的AD4630-24/AD4632-24兼容型模拟前端元件选择。支持单端和差分信号。
　　灵活的多功能Flexi-SPI串行外设接口(SPI)简化了主机处理器和ADC集成。宽数据时钟窗口、多个SDO通道和可选双数据速率(DDR)数据时钟可将串行时钟降至10 MHz，同时在2 MSPS或500 kSPS的采样速率下工作。回波时钟模式和ADC主机时钟模式放宽了时序要求并简化了数字隔离器的使用。
　　AD4630-24/AD4632-24采用64引脚芯片级球栅阵列(CSP_BGA)封装，集成了所有关键电源和基准电压旁路电容，缩小了尺寸，减少了系统元件数，同时降低了对电路板布局的敏感性。